Обязанности:- разработка алгоритмов и их реализация и оптимизация на ПЛИС с помощью языка Verilog, а также разработка модулей тестирования для них;- моделирование алгоритмов в Matlab, Mathcad.- отладка модулей с использованием Xilinx ChipScope.Требования:- высшее (техническое) образование;- знание основ цифровой схемотехники;- опыт в разработке проектов в среде Xilinx EDK, ISE, SDK;- знание языка Verilog, понимание принципов работы ПЛИС;- умение пользоваться средствами симуляции, средствами отладки проектов;- знание структуры ПЛИС серий Spartan 6, Virtex 6, Artix 7, Kintex 7, Zynq 7000;- знание английского языка (чтение технической литературы).Приветствуется:- опыт работы с SerDes логикой, с мультигигабитными приемопередатчиками (в т.ч. PCI-Express) приветствуется.Детали вакансии:Условия:- предоставляется право на отсрочку от призыва на военную службу по мобилизации;- стабильная, официальная заработнаяплата;- периодическая индексация заработнойплаты;- периодический медицинский осмотр;- соц. пакет: дополнительное медицинскоеобслуживание;- ст. м. Планерная, ул. ГероевПанфиловцев, д. 10 (шаговая доступность от станции метро).