Обязанности: Разработка алгоритмов цифровой обработки сигналов на ПЛИС для систем; Разработка высоконадежных проектов на ПЛИС для систем диагностики трубопроводов; Интеграция готовых блоков и моделей (в т.ч. сторонних исполнителей) в общий проект, аппаратная отладка; Разработка технической документации (рабочей). Требования: Знание языка Verilog или System Verilog; Опыт работы с высокопроизводительными ПЛИС Microsemi/Xilinx/Intel, а также с их встроенными аппаратными и программными (soft) процессорами; Свободное владение измерительным оборудованием (осциллограф, анализатор спектра, генератор сигналов); Знание и умение пользоваться системой контроля версий Git, средствами документирования кода (Wiki/Confluence); Знание аналоговой и цифровой схемотехники; Опыт разработки от 3х лет. Условия: полное соблюдение трудового законодательства РФ, социальный пакет (отпуск, больничный); официальное трудоустройство, с первого рабочего дня; белая заработная плата; график работы пн-пт с 09.00 до 18.00; офис в пешей доступности от метро Перово (10 мин) или 2 мин пешком от платформы "Кусково".