АО Дизайн Центр Союз ведущий российский дизайн-центр по разработке аналоговых и аналого-цифровых микросхем. Мы ищем: Инженераверификатора аналого-цифровых схем с опытом работы в САПР Cadence или аналогичных. Стажера-верификатора возможно без опыта работы, но с профильным образованием. Что предстоит делать: Проводить функциональную верификацию в смешанном моделировании разрабатываемых проектов на базе АЦ БМК в САПР Cadence; Разрабатывать на SystemVerilog тестовые окружения; Разрабатывать RNM модели на SystemVerilog/Verilog-AMS аналого-цифровых схем; Составление отчета о состоянии верификации проекта. Что требуется: Высшее техническое образование (возможно рассмотрение кандидатов с неоконченным высшим образованием со специализацией "Электроника" Знание языка Verilog/SystemVerilog/Verilog-AMS; Понимание принципов функционирования аналоговых и цифровых схем. Дополнительно приветствуется: Умение читать англоязычную техническую документацию; Опыт верификации аналого-цифровых схем; Опыт работы с микроконтроллерами; Навыки программирования на Bash, Python, C/С++. Что предлагаем: Бронирование на время работы на предприятии; Высокую заработную плату (обсуждается индивидуально и зависит от опыта и квалификации соискателя); Оформление и социальные гарантии согласно ТК РФ; Гибкий график работы (рассмотрим возможность работы на 0,8 ставки) и современный офис в г. Зеленограде; Подключение к системе ДМС (начиная с должности техника, на полной ставке); Премии по результатам реализации проектов; Корпоративные мероприятия; Компенсацию абонементов в фитнес-клубы.