Обязанности:цифровая обработка сигналов на базе ПЛИС (FPGA);разработка новых и перенос существующих алгоритмов из Matlab/С/С++ на архитектуру ПЛИС;разработка дизайна для ПЛИС Xilinx Kintex 7, Ultrascale, SOC Zynq Ultrascale+ с использованием System Verilog, Verilog и VHDL.Требования:Требования:опыт разработки под ПЛИС Xilinx в среде Vivado;знание языков описания аппаратуры: SystemVerilog, VHDL.Желательно:опыт работы: помехоустойчивое кодирование, демодуляция сигналов, фильтрация;знание систем связи.